台积电成功开发CFET晶体管架构

台积电资深副总经理暨副共同首席运营官张晓强在2024技术论坛上宣布，台积电已成功集成不同晶体管架构，在实验室做出CFET（互补式场效应晶体管），台积电今年 3nm 制程工艺将扩增三倍。

张晓强表示，CFET预计将导入先进逻辑制程以及下世代先进逻辑制程，台积电研发部门仍寻求导入新材料，实现让单一逻辑芯片容纳超2000亿颗晶体管，推动半导体技术持续创新。

台积电认为，半导体黄金时刻已到来，而未来人工智能（AI）芯片发展，接近99%将靠台积电先进逻辑技术和先进封装支持，而台积电凭借技术创新，在未来将发挥芯片更高性能及更优异能耗表现。

张晓强表示2nm进展顺利，采用纳米片技术，目前纳米片转换表现已经达到目标90%、转换成良率是超过80%，预计2025年实现技术量产。

据了解，台积电在2nm基础下，全球首创的A16制程技术，搭配独家开发的背面供电技术，让产出的芯片在相同速度下性能比2nm再高出8%~10%；在相同面积下，能耗减少15%~20%。台积电计划在2026年将A16导入量产，首颗芯片将用于数据中心高性能计算（HPC）芯片。

此外，台积电成功在实验室集成P-FET和N-FET二种不同型态晶体管，做出CFET架构的芯片，这是2nm采用纳米片（Nano Sheet）架构创新后，下一个全新晶体管架构创新。

张晓强表示，继CFET后，台积电研发人员将继续寻求更多集成更多晶体管新材料和创新架构，比如Ws2或WoS2等无机纳米管或纳米碳管，意味着台积电未来将CFET导入更先进埃米级制程外，也会持续推动更先进晶体管架构创新。

另外，负责3nm量产的资深厂长黄远国指出，台积电3nm制程今年将扩增三倍，但仍供不应求，且台积电今年还会在海内外兴建七座工厂，包含先进制程、先进封装及成熟制程，全力应对客户需求。

黄远国表示，台积电从2020到2024年在3nm、5nm、7nm制程，产能复合年均增长率达25％，特殊制程从2020到2024年复合年均增长率为10％，车用芯片出货复合年均增长率约为50％。

与此同时，台积电特殊制程技术在成熟产品中的比重也在稳步增长，从2020年的61%预计到2024年将达到67%。